Ο Βασίλης Παλιουράς είναι αναπληρωτής καθηγητής στο τμήμα Ηλεκτρολόγων Μηχανικών και Τεχνολογίας Υπολογιστών του Πανεπιστημίου Πατρών. Τα ερευνητικά του ενδιαφέροντα εκτείνονται στις ακόλουθες περιοχές: 1. Εξειδικευμένες αρχιτεκτονικές VLSI για ψηφιακή επεξεργασία σημάτων σε τηλεπικοινωνιακές εφαρμογές βασικής ζώνης και ιδιαίτερα σε συστήματα διόρθωσης λαθών βασισμένα σε επαναληπτικούς αποκωδικοποιητές και τεχνικές soft decoding, 2. Αρχιτεκτονικές υλικού με ανοχή στο θόρυβο και τις διακυμάνσεις παραμέτρων, 3. Αρχιτεκτονική VLSI ψηφιακών επεξεργαστών, ενσωματωμένα συστήματα, σχεδίαση ολοκληρωμένων συστημάτων υλικού – λογισμικού, 4. Αλγόριθμοι και VLSI κυκλώματα ψηφιακής αριθμητικής υπολογιστών και 5. Αρχιτεκτονικές υλικού για χαμηλή κατανάλωση. Έχει δημοσιεύσει περισσότερα από 125 άρθρα σε διεθνή επιστημονικά περιοδικά, συνέδρια, και κεφάλαια βιβλίων. Επίσης έχει επιμεληθεί τέσσερα βιβλία και συμμετέχει σε τέσσερεις US patents. Έχει λάβει το βραβείο καλύτερης δημοσίευσης IEEE CASS Guillemin - Cauer best-paper award για το έτος 2000 για δημοσίευση στο IEEE Transactions on Circuits and Systems. Eίναι steering committee manager του PATMOS για το διάστημα 2016 – 2018 και έχει διατελέσει πρόεδρος του International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS 2004). Επίσης, πρόεδρος της τεχνικής επιτροπής των διεθνών συνεδρίων PATMOS 2005, IEEE Workshop on Signal Processing Systems Implementation (SiPS) 2005, IEEE International Conference on Electronics Circuits and Systems (ICECS) 2010 καθώς και σύνδεσμος για την Ευρώπη του IEEE ISCAS 2012, Korea. Έχει επίσης υπηρετήσει σε editorial boards διεθνών περιοδικών και σε μέλος τεχνικών επιτροπών σε μεγάλο αριθμό συνεδρίων στις περιοχές των ηλεκτρονικών κυκλωμάτων και συστημάτων, ψηφιακής επεξεργασίας, και τηλεπικοινωνιών. Έχει διατελέσει/διατελεί επιστημονικός υπεύθυνος σε 14 ερευνητικά προγράμματα. Στα πλαίσια των ερευνητικών αυτών προγραμμάτων αναπτύχθηκαν/αναπτύσσονται συστήματα επεξεργαστών βασικής ζώνης σε FPGA και ASIC, κυρίως για ασύρματες επικοινωνίες και εφαρμογές backhauling στη ζώνη των 60 GHz, συστήματα επεξεργαστών βασικής ζώνης wifi, και υποσυστήματα επεξεργαστών για διόρθωση λαθών βασισμένα σε κώδικες LDPC, ReedSolomon, καθώς και σε συνελικτικούς κώδικες. Επίσης αναπτύχθηκαν συστήματα επικύρωσης ορθής λειτουργίας βασισμένα σε προσθετικό θόρυβο και σε κανάλια με πολυδιόδευση. Επίσης ολοκληρώθηκε ερευνητικό έργο σχετικό με τον σχεδιασμό συστημάτων υλικού ανεκτικών σε σφάλματα.

Ιστοσελίδα:     http://www.ics.ece.upatras.gr
     
e-mail:   paliuras@ece.upatras.gr
     
τηλ:   +302610996446
     
fax:    
     
Ώρες γραφείου
για φοιτητές:
  Τετάρτη 10:00 - 13:00
© Δικαιώματα HMTY 2020. Σχεδιασμός και ανάπτυξη από ΚΥΠΕΣ